Experience of a 32 bit processor or DSP is mandatory.
Cours théorique
Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Cache coherency based on snooping, the MEI, MESI and MERSI state machines
Data and instructions queuing mechanism to decouple bus operation and internal activity
The Memory Sub System
The load fold queue and the store miss merging
Power management
Performance monitor
JTAG debugger
Differences between 7400 and 7410
User registers
Branch instructions
Integer instructions
IEEE754 floating point standard
Float instructions
EABI introduction
Cache related instructions
Little-endian emulation
PowerPC timers
Altivec registers
Vector load / store instructions
Vector integer instructions
Vector float instructions
Vector permut instructions
ANSI C extensions to support vectors
Altivec implementation on 7400/10
Data streams
MMU goals
Process protection
Tablesearch, hash value
MMU implementation in real-time sensitive applications
Supervisor registers
Context saving through SRR0/SRR1 registers
Handler table
Exception nesting
Auto-check on power up
Bus features : address pipelining, split transactions
60X bus cycles
MPX data only transactions
Synchronous SRAM technologies
L2 bus interface
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier. Il peut aussi être dispensé sous forme d'un cours en ligne, animé par un de nos formateurs.
Nos formateurs sont bilingues et assurent le cours en français ou en anglais.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à deux jours ouvrés avant le début de la formation (une semaine pour les cours en présentiel).