ac6-formation, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-formation › Processors › NXP › DSP568XX implementation
Renseignements
FD1

DSP568XX implementation

This course covers the 568XX 16-bit DSP NXP family

Objectives

  • The course explains how to design a 56807 based board.
  • Optimized coding examples are described.
  • A generic interrupt handler is introduced.
  • The course focuses on motor driving.
  • Practical exercices are executed on a 56807 board.

  • This course has been delivered several times to companies developing electric engines.
A lot of programming examples have been developed by ACSYS to explain how to write optimized code.
•  They have been developed with CodeWarrior compiler and are executed under CodeWarrior debugger.
A more detailed course description is available on request at formation@ac6-formation.com
  • Basic knowledge about signal processing and motor control.
  • Knowledge of CAN bus is recommended, see our course reference CAN bus, reference cours IA1 - Bus CAN

  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
  • Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
  • À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.

Plan du cours

  • Arithmetic processing of real-time signals
  • Filtering, convolution, correlation
  • Modified dual Harvard architecture
  • DSP 568XX family introduction, compatibility with 5600X DSPs
  • Introduction of motor types
  • Core buses
  • Processing states
  • Reset, low voltage, stop and wait operations
  • 56807 mapping
  • The Data ALU
  • The Address Generation Unit
  • The Program Control Unit
  • The instruction set
  • C-to-assembly interface
  • Software techniques
  • Exception management
  • The interrupt routing performed by the ICTN
  • The debugging support
  • JTAG use to access the OnCE
  • The embedded flash memory
  • Program sequence
  • Erase sequence
  • On chip clock synthesis
  • Wait state X data memory
  • Wait state program memory
  • Timer module pinout
  • Operating modes
  • OFLAG output signal
  • Timing, pipelining
  • Conversion sequence definition
  • Synchronization to the PWM
  • Optional sample correction
  • Quadrature decoders pinout
  • Configurable digital filters
  • Watchdog timer implementation
  • Independent or complementary channel operation
  • Deadtime generators
  • IFault protection
  • SCI block diagram, IO signals
  • Asynchronous vs synchronous operation modes
  • Baud rate selection
  • Bootstrap loading from the SCI
  • Asynchronous transmit and receive sequences
  • SPI synchronous communications basics
  • Master vs slave selection
  • Polarity selection
  • The MSCAN controllers
  • Message buffers structure
  • ID bit masking
  • Arbitration
  • Timing and synchronization
  • Error management
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Tarifs

Formations proposées sur devis, sans tarif catalogue. Le tarif dépend de la durée, du nombre de participants, de la modalité et des moyens techniques mis à disposition.

Pour plus d'informations sur notre tarification, en savoir plus.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 2 juillet 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Sur le même sujet :

Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué

Cours associés